摘要：嵌入式系統的低功耗設計需要全面分析各方面因素，統籌規劃。在設計之初，各個因素往往是相互制約、相互影響的，一個降低系統功耗的措施有時會帶來其他方面的“負效應”。因此，降低系統整體功耗，需要仔細分析和計算。本文從硬件和應用軟件設計兩個方面，闡述一個以單片機為核心的嵌入式系統低功耗設計時所需考慮的一些問題。
關鍵詞：低功耗設計 硬件設計 應用軟件設計 低功耗模式
在嵌入式應用中，系統的功耗越來越受到人們的重視，這一點對于需要電池供電的便攜式系統尤其明顯。降低系統功耗，延長電池的壽命，就是降低系統的運行成本。對于以單片機為核心的嵌入式應用，系統功耗的最小化需要從軟、硬件設計兩方面入手。
隨著越來越多的嵌入式應用使用了實時操作系統，如何在操作系統層面上降低系統功耗也成為一個值得關注的問題。限于篇幅，本文僅從硬件設計和應用軟件設計兩個方面討論。
1 硬件設計
選用具有低功耗特性的單片機可以大大降低系統功耗。可以從供電電壓、單片機內部結構設計、系統時鐘設計和低功耗模式等幾方面考察一款單片機的低功耗特性。
1.1 選用盡量簡單的CPU內核
在選擇CPU內核時切忌一味追求性能。8位機夠用，就沒有必要選用16位機，選擇的原則應該是“夠用就好”。現在單片機的運行速度越來越快，但性能的提升往往帶來功耗的增加。一個復雜的CPU集成度高、功能強，但片內晶體管多，總漏電流大，即使進入STOP狀態，漏電流也變得不可忽視；而簡單的CPU內核不僅功耗低，成本也低。
1.2 選擇低電壓供電的系統
降低單片機的供電電壓可以有效地降低其功耗。當前，單片機從與TTL兼容的5 V供電降低到3.3 V、3 V、2 V乃至1.8 V供電。供電電壓降下來，要歸功于半導體工藝的發展。從原來的3 μm工藝到現在的0.25、0.18、0.13 μm工藝， CMOS電路的門限電平閾值不斷降低。低電壓供電可以大大降低系統的工作電流，但是由于晶體管的尺寸不斷減小，管子的漏電流有增大的趨勢，這也是對降低功耗不利的一個方面。
目前，單片機系統的電源電壓仍以5 V為主，而過去5年中，3 V供電的單片機系統數量增加了1倍，2 V供電的系統也在不斷增加。再過五年，低電壓供電的單片機數量可能會超過5 V電壓供電的單片機。如此看來，供電電壓降低將是未來單片機發展的一個重要趨勢。
1.3 選擇帶有低功耗模式的系統
低功耗模式指的是系統的等待和停止模式。處于這類模式下的單片機功耗將大大小于運行模式下的功耗。過去傳統的單片機，在運行模式下有wait和stop兩條指令，可以使單片機進入等待或停止狀態，以達到省電的目的。
等待模式下，CPU停止工作，但系統時鐘并不停止，單片機的外圍I/O模塊也不停止工作；系統功耗一般降低有限，相當于工作模式的50%～70%。
停止模式下，系統時鐘也將停止，由外部事件中斷重新啟動時鐘系統時鐘，進而喚醒CPU繼續工作，CPU消耗電流可降到μA級。在停止模式下，CPU本身實際上已經不消耗什么電流，要想進一步減小系統功耗，就要盡量將單片機的各個I/O模塊關掉。隨著I/O模塊的逐個關閉，系統的功耗越來越小，進入停止模式的深度也越來越深。進入深度停止模式無異于關機，這時的單片機耗電可以小于20 nA。其中特別要提示的是，片內RAM停止供電后，RAM中存儲的數據會丟失，也就是說，喚醒CPU后要重新對系統作初始化。因此在讓系統進入深度停止狀態前，要將重要系統參數保存在非易失性存儲器中，如EEPROM中。深度停止模式關掉了所有的I/O，可能的喚醒方式也很有限，一般只能是復位或IRQ中斷等。
保留的I/O模塊越多，系統允許的喚醒中斷源也就越多。單片機的功耗將根據保留喚醒方式的不同，降至1μA至幾十μA之間。例如，用戶可以保留外部鍵盤中斷，保留異步串行口（SCI）接收數據中斷等來喚醒CPU。保留的喚醒方式越多，系統耗電也就會多一些。其他可能的喚醒方式還有實時鐘喚醒、看門狗喚醒等。停機狀態較淺的情況下，外部晶振電路還是工作的。
圖1以Freescale的HCS08單片機為例，給出不同運行模式下的系統功耗。HCS08是8位單片機，有多個系列，各系列I/O模塊數目有所不同，但低功耗模式下的電流消耗大致相同。
圖1HCS08單片機各模式下的耗電
以R系列單片機為例：在室溫（25℃）下，不包括I/O口的負載，以2 V供電，將可編程鎖相環時鐘設為16 MHz（總線時鐘8 MHz），典型電流值為2.6 mA，當溫度升高到85℃時，供電電流也升高到3.6 mA；而采用3 V供電，這一組數據升高至3.8 mA和4.8 mA。用2 V供電，直接使用外部晶振2 MHz（總線時鐘1 MHz）時，典型運行電流降至450 μA。在等待狀態下，因時鐘并沒有停止，耗電情況和時鐘頻率有很大關系，節省的功耗有限；而進入輕度停止（stop3），以外部中斷喚醒，電流消耗在0. 5 μA左右。在中度停止態（stop2），功耗可進一步降低。使用內部1 kHz的時鐘，保持1個運行的時鐘，周期性喚醒CPU，所增加的電流約為0.3 μA。在深度停止態（stop1），RAM的數據也不再保留，只能通過外部復位重啟系統，此時的電流消耗可降到20 nA。以上數據都是在室溫下測量所得。當環境溫度升高到85℃時，電流消耗可能增加3～5倍。
1.4選擇合適的時鐘方案
時鐘的選擇對于系統功耗相當敏感，設計者需要注意兩個方面的問題：
第一是系統總線頻率應當盡量低。單片機內部的總電流消耗可分為兩部分——運行電流和漏電流。理想的CMOS開關電路，在保持輸出狀態不變時，是不消耗功率的。例如，典型的CMOS反相器電路，如圖2所示，當輸入端為零時，輸出端為1，P晶體管導通，N晶體管截止，沒有電流流過。而實際上，由于N晶體管存在一定漏電流，且隨集成度提高，管基越薄，漏電流會加大。溫度升高，CMOS翻轉閾電壓會降低，而漏電流則隨環境溫度的增高變大。在單片機運行時，開關電路不斷由“1”變“0”、由“0”變“1”，消耗的功率是由單片機運行引起的，我們稱之為“運行電流”。如圖2所示，在兩只晶體管互相變換導通、截止狀態時，由于兩只管子的開關延遲時間不可能完全一致，在某一瞬間會有兩只管子同時導通的情況，此時電源到地之間會有一個瞬間較大的電流，這是單片機運行電流的主要來源。可以看出，運行電流幾乎是和單片機的時鐘頻率成正比的，因此盡量降低系統時鐘的運行頻率可以有效地降低系統功耗。
第二是時鐘方案，也就是是否使用鎖相環、使用外部晶振還是內部晶振等問題。新一代的單片機，如飛思卡爾的HCS08系列單片機，片內帶有內部晶振，可以直接作為時鐘源。使用片內晶振的優點是可以省掉片外晶振，降低系統的硬件成本；缺點是片內晶振的精度不高（誤差一般在25%左右，即使校準之后也可能有2%的相對誤差），而且會增加系統的功耗。
現代單片機普遍采用鎖相環技術，使單片機的時鐘頻率可由程序控制。鎖相環允許用戶在片外使用頻率較低的晶振，可以很大地減小板級噪聲；而且，由于時鐘頻率可由程序控制，系統時鐘可以在一個很寬的范圍內調整，總線頻率往往能升得很高。但是，使用鎖相環也會帶來額外的功率消耗。
單就時鐘方案來講，使用外部晶振且不使用鎖相環是功率消耗最小的一種。
2 應用軟件方面的考慮 之所以使用“應用軟件”的說法，是為了區分于“系統軟件”或者“實時操作系統”。軟件對于一個低功耗系統的重要性常常被人們忽略。一個重要的原因是，軟件上的缺陷并不像硬件那樣容易發現，同時也沒有一個嚴格的標準來判斷一個軟件的低功耗特性。盡管如此，設計者仍需盡量將應用的低功耗特性反映在軟件中，以避免那些“看不見”的功耗損失。
2.1 用“中斷”代替“查詢”
一個程序使用中斷方式還是查詢方式對于一些簡單的應用并不那么重要，但在其低功耗特性上卻相去甚遠。使用中斷方式，CPU可以什么都不做，甚至可以進入等待模式或停止模式；而查詢方式下，CPU必須不停地訪問I/O寄存器，這會帶來很多額外的功耗。
2.2 用“宏”代替“子程序”
程序員必須清楚，讀RAM會比讀Flash帶來更大的功耗。正是因為如此，低功耗性能突出的ARM在CPU設計上僅允許一次子程序調用。因為CPU進入子程序時，會首先將當前CPU寄存器推入堆棧（RAM），在離開時又將CPU寄存器彈出堆棧，這樣至少帶來兩次對RAM的操作。因此，程序員可以考慮用宏定義來代替子程序調用。對于程序員，調用一個子程序還是一個宏在程序寫法上并沒有什么不同，但宏會在編譯時展開，CPU只是順序執行指令，避免了調用子程序。唯一的問題似乎是代碼量的增加。目前，單片機的片內Flash越來越大，對于一些不在乎程序代碼量大一些的應用，這種做法無疑會降低系統的功耗。
2.3 盡量減少CPU的運算量
減少CPU運算的工作可以從很多方面入手：將一些運算的結果預先算好，放在Flash中，用查表的方法替代實時的計算，減少CPU的運算工作量，可以有效地降低CPU的功耗（很多單片機都有快速有效的查表指令和尋址方式，用以優化查表算法）；不可避免的實時計算，算到精度夠了就結束，避免“過度”的計算；盡量使用短的數據類型，例如，盡量使用字符型的8位數據替代16位的整型數據，盡量使用分數運算而避免浮點數運算等。
2.4 讓I/O模塊間歇運行
不用的I/O模塊或間歇使用的I/O模塊要及時關掉，以節省電能。RS232的驅動需要相當的功率，可以用單片機的一個I/O引腳來控制，在不需要通信時，將驅動關掉。不用的I/O引腳要設置成輸出或設置成輸入，用上拉電阻拉高。因為如果引腳沒有初始化，可能會增大單片機的漏電流。特別要注意有些簡單封裝的單片機沒有把個別I/O引腳引出來，對這些看不見的I/O引腳也不應忘記初始化。
3 結論 一個成功的低功耗設計應該是硬件設計和軟件設計的結合。從硬件設計開始，就應該充分意識到一個低功耗應用的特性，選擇一款合適的單片機，通過對其特性的了解，設計系統方案；在軟件設計上，要考慮到低功耗編程的特殊性，并盡量使用單片機的低功耗模式。
限于篇幅，僅僅討論了低功耗設計中的一些常見問題，更多的問題只能靠設計者去實際分析和解決了。
參考文獻1 劉慧銀，等. Motorola微控制器MC68HC08原理及其嵌入式應用，北京：清華大學出版社，2001
2 邵貝貝. 單片機嵌入式應用的在線開發方法. 北京：清華大學出版社，2004
3 Donnie Garcia, Scott Pape. MC9S08GB/GT LowPower Modes. Freescale Semiconductor, Rev2. 2004
4 MC9S08GB/GT Data Sheet. Freescale Semiconductor, Rev.2.2, 2004
5 HCS08 Family Reference Manual. Freescale Semiconductor, 2003
6 Scott Pape. HC08 to HCS08 Transition. Freescale Semiconductor, 2004
7 Bill Lucas, Scott Pape. Configuring the System and Peripheral Clocks in the MC9S08GB/GT. Freescale Semiconductor, 2003
8 Scott Pape. S08 in Low Power Devices. Freescale Technology Forum, 2005
